ARQUITECTURA DE LA UNIDAD DE PROCESO

Plantearemos el diseño de la unidad de proceso dividiéndola en dos partes que se comunican a través de un bus:

1ª) Sección de almacenamiento, para guardar datos y resultado.

2ª) Sección operativa, para hacer los cálculos.



Ventaja de esta arquitectura: se puede generalizar fácilmente para más de dos operandos sustituyendo los registros de almacenamiento por una memoria.

ARQUITECTURA DE LA UNIDAD DE PROCESO

REGISTROS DE ALMACENAMIENTO Rα Y Rβ



ARQUITECTURA DE LA UNIDAD DE PROCESO

REGISTRO ACUMULADOR Acc



ARQUITECTURA DE LA UNIDAD DE PROCESO
REGISTRO CI



DISEÑO DE LA UNIDAD DE CONTROL

DIAGRAMA ASM



DISEÑO DE LA UNIDAD DE CONTROL

DIAGRAMA ASM (optimizado)



DISEÑO DE LA UNIDAD DE CONTROL
CIRCUITO



Todos los flip-flops van conectados a la señal de reloj CLK. El FF0 se inicializa en 1 y el resto en 0 a través de las entradas asíncronas indicadas.

DISEÑO DE LA UNIDAD DE CONTROL
MODIFICACIONES

Modificamos el controlador para que el resultado se transfiera a Rα o Rβ dependiendo de su signo:

Solución tipo Moore:



Solución tipo Mealy:



DISEÑO DE LA UNIDAD DE CONTROL
ALTERNATIVA PARA IMPLEMENTAR EL ESTADO DE ESPERA

Vamos a diseñar un circuito que, a partir de la señal de inicio S, genere un pulso en sincronismo con la señal de reloj CLK y de duración un solo ciclo. Para ello nos basaremos en la propiedad de los registros de desplazamiento de que cada salida paralelo está retrasada un ciclo de reloj respecto a la anterior:





DISEÑO DE LA UNIDAD DE CONTROL
ALTERNATIVA PARA IMPLEMENTAR EL ESTADO DE ESPERA

Con el circuito diseñado, para volver al estado de espera bastará con dejar que el “1” escape del registro de desplazamiento:



Todos los flip-flops van conectados a la señal de reloj CLK y se inicializan en 0 a través de las entradas asíncronas de reset directo R_d.